MDDR I/F
Moble DDR SDRAM Memory I/F IP mDDRC 333A
概要
mDDRC333Aは166MHz/333MbpsのMobile DDR SRAM用のコンパクトなMemory ControllerとPhyで構成されています。PhyマクロはSSTL18も含めてハードマクロ化されていますので、物理レイアウト設計時にData/Clock Skew調整やSet up/Holdなどのタイミング・クロージャーの問題を解消しています。また、特許出願中のSelf-Configuring Logic テクノロジーにより接続先のDDRメモリのタイミング特性に合わせてControllerを自動的にCalibrationしますので様々なタイプのメモリを使用する設計チーム様の工数削減に寄与致します。
特徴
- 対象メモリ：Mobile DDR SDRAM 166MHz/333Mbs
- 1-8チップのシグナル選択、チップ毎に4から8bankを選択可能
- データバス幅とECC幅はパラメータ化
- 24コマンドのディープ・コマンド・パイプラインによりアクセス・レイテンシをカバー
- 低レイテンシでRead Dataをキャプチャ
- Drive StrengthとSlew Rateはプログラマブル
- 初期化のシークエンスはソフトウエアで制御
- Phy対応実績プロセス：65nm （詳細は営業へお問い合わせ下さい。）
RSSで購読
- 2010年8月20日
- SD UHS-II PHYマクロを開発
- 2010年8月06日
- NEDO 平成22年度 イノベーション実用化開発費助成金 採択
- 2010年6月16日
- フルHD映像データが非圧縮で送受信できる低電力ワイヤレス送受信モジュールを開発
- 2009年11月09日
- 京都デザインセンター オフィス移転のお知らせ
- 2009年11月05日
- ip変換機能付HDMIver1.3 Tx Chip SLI11131のサンプル出荷開始
- 2008年11月10日
- 京都デザインセンター オフィス移転について
- 2008年11月05日
- Semiconductor FPD World誌 掲載について
- 2008年10月31日
- 半導体産業新聞 インタビュー掲載について
- 2008年10月01日
- Webサイトリニューアルオープンのお知らせ
- 2008年9月25日
- Mobile HDMITM ver1.3 Transmitter IPの発売について
- 2008年9月05日
- HDMITM ver1.3 Transmitter LSIの発売について
